Jobbeschreibung
Als Studierende arbeiten Sie mit Ihren Kolleginnen und Kollegen auf Augenhöhe und schaffen sich ideale Voraussetzungen für Ihre spätere Karriere.
In einem offenen und modernen Umfeld mit zahlreichen Entwicklungs- und Weiterbildungsmöglichkeiten, arbeiten die Mitarbeitenden bei ZEISS in einer Kultur, die von Expertenwissen und Teamgeist geprägt ist. All das wird getragen von der besonderen Eigentümerstruktur und dem langfristigen Ziel der Carl-Zeiss-Stiftung: Wissenschaft und Gesellschaft gemeinsam voranzubringen.
Heute wagen. Morgen begeistern.
Vielfalt ist ein Teil von ZEISS. Wir freuen uns unabhängig von Geschlecht, Nationalität, ethnischer und sozialer Herkunft, Religion, Weltanschauung, Behinderung, Alter sowie sexueller Orientierung und Identität auf Ihre Bewerbung.
Jetzt, in weniger als 10 Minuten bewerben.
-
In unserem hoch motivierten und international erfahrenen Team der Produktentwicklung mitarbeiten
-
Eine Lösung zur Cloud-basierten Synthese von Logik-Designs für High-End FPGAs entwickeln
-
Neue Modellierungsansätze für Erweiterungen eines bestehenden Designs nutzen und diese im Kontext digitaler Bildverarbeitung bewerte
-
Ihre Entwicklungsergebnisse auf Produkt-Hardware in Betrieb nehmen und testen
-
Studienplatz im Bereich Informatik, Mathematik, Physik, Elektrotechnik, Informationstechnik, Medizintechnik oder vergleichbares
-
Interesse für DevOps Engineering und idealerweise bereits Erfahrungen mit Azure DevOps Pipelines
-
Grundlegende Kenntnisse in der Hardware-Modellierung auf Register-Transfer-Ebene
-
Idealerweise praktische Erfahrung in der Implementierung von Logik-Designs mit VHDL
-
Selbstständige und teamorientierte Arbeitsweise
-
Ein hohes Maß an Organisations- und Kommunikationsfähigkeit
-
Gute Deutsch- und Englischkenntnisse für den täglichen Austausch mit den Kollegen